

Cognome e Nome	
Matricola	
Data	14 Giugno 2011


Prova Scritta di Complementi di Elettronica II

14 Giugno 2011

Sia $V_{DD}=1.5V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
$V_{TO}[V]$	0.35	-0.35
$ 2\psi_f $	0.8 [V]	0.8 [V]
$\beta'[\mu A/V^2]$	180	120
$\gamma[V^{1/2}]$	0.35	0.35
$L_{MIN}[\mu m]$	0.12	0.12
$C_{ox}[fF/\mu m^2]$	15	15
$C_{GS0}[fF/\mu m]$	0.45	0.45
$C_{J0}[fF/\mu m^2]$	2.8	2.8

Si riportino negli spazi bianchi all'interno del testo l'espressione analitica ed il valore numerico dei risultati.



Il circuito in figura rappresenta una cella di memoria RAM dinamica ad un transistor dove la capacità di memorizzazione è costituita dal terminale di *gate* del transistor M2. Il transistor M1 ha dimensionamento minimo $W=L=L_{MIN}$, mentre M2 ha dimensionamento $L=L_{MIN}$ e $W=2L_{MIN}$. Le *bitline* sono costituite da interconnessioni di cui sono noti i seguenti parametri: altezza $H=0.12\mu m$, larghezza $W=0.2\mu m$, spessore del dielettrico $T_{di}=0.09\mu m$ e $\epsilon_{di}=3.45 \cdot 10^{-13}F/cm$. Si può assumere per semplicità che la capacità della *bitline* sia approssimabile come la sola capacità della interconnessione e che la lunghezza della *bitline* sia $L_{BL}=50\mu m$.

- 1) (8 Punti). Si calcoli la capacità totale C_{BL} della *bitline* e la capacità di memorizzazione C_{st} che può essere stimata come la capacità di *gate* del transistor M2.

- 2) (12 Punti). Supponendo che la *word line* WL sia polarizzata in scrittura a V_{DD} , si calcoli la tensione V_{ST} sul nodo di memorizzazione che corrisponde alla scrittura di un '1' logico.

Si calcoli inoltre il tempo di scrittura di un '1' logico, considerando esaurito il transitorio al 90% della escursione di segnale. Per questo transitorio si assuma che la tensione di soglia di M1 sia quella che corrisponde al valore finale della tensione V_{ST} .

- 3) (10 Punti). Si supponga adesso che la corrente I_{off} di un MOSFET avente $|V_{GS}| < |V_T|$ si possa esprimere come:

$$I_{off} = S I_{sbth} \exp\left(-\frac{|V_{GS} - V_T|}{m_s V_{th}}\right)$$

dove $S=W/L_{MIN}$ è il dimensionamento del transistor, $I_{sbth}=0.6\mu A$ e $m_s=1.2$ sono parametri tecnologici, mentre $V_{th}=26mV$ è la tensione termica (a temperatura ambiente).

Si indichi quale transistor è responsabile, a causa della sua I_{off} , del degrado della tensione V_{ST} sul nodo di memorizzazione e si calcoli il valore di V_{ST} quando è trascorso un tempo $t_{ret}=18\mu s$ dalla fine dell'operazione di scrittura di un '1' logico.